Copyright(C) 1994,1995,1996,1997 Terumasa KODAKA , Takeshi KONO ■Supercore590 Wildcatチップセット 対象 PC-9821Xa16・Xa13・Xa12・Xa10・Xa9・Xa7・Xa7e・Xt16・Xt13・Xv13・Xb10・V10・V7 解説 o PC-9821Xa10・Xa9・Xa7・Xt13・Xa12・Xa7eでは、PCIチップセットとして VLSI Technologies社のWildcatチップセットを使用している。Wildcatチップ セットは、PCIバス、メモリ、キャッシュの制御を行う。 o CPUは、PCIコンフィギュレーションレジスタを通してWildcatチップセットの 各種設定を行うことができる。 関連 INT 1Ah - Function B1h INT 1Fh - Function CCh F8E8:0004h bit 5 ■PCMC(PCI,Cache & Memory Controller) ベンダID 1004h(Intel) デバイスID 0007h ベースクラス 06h(ブリッヂデバイス) サブクラス 00h(PCI-HOST CPUブリッヂ) ------------------------------------------------------------------------------- PCI 00h,01h 名前 ベンダID(VID) Undocumented 機能 [READ] bit 15〜0: ベンダID(VID) * VLSI社のベンダIDは1004hである。 解説 o PCMCのベンダIDを返す。このレジスタはリードオンリである。 PCI 02h,03h 名前 デバイスID(DID) Undocumented 機能 [READ] bit 15〜0: デバイスID(DID) * VLSI社のPCMC(82434LX・NX)のデバイスIDは04A3hである。 解説 o WildcatのデバイスIDを返す。このレジスタはリードオンリである。 PCI 04h,05h 名前 コマンドレジスタ(PCICMD) Undocumented 機能 [READ/WRITE] bit 15〜9: Reserved bit 8: SERR#イネーブル(SERRE) 1= Enabled 0= Disenabled bit 7: Reserved bit 6: パリティエラーイネーブル(PERRE) 1= Support parity checking on PCI 0= No Parity checking on PCI bit 5〜3: Reserved bit 2: バスマスタイネーブル(BME) 1= Enabled 0= Disenabled * このビットはリードオンリである。 常にEnabledである。 bit 1: メモリアクセスイネーブル(MAE) 1= Enabled 0= Disenabled bit 0: I/Oアクセスイネーブル(IOAE) 1= Enabled 0= Disenabled * このビットはリードオンリである。 常にDisenabledである。 解説 o PCMCの基本的能力を設定する。 PCI 06h,07h 名前 ステータスレジスタ(PCISTS) Undocumented 機能 [READ/WRITE] bit 15: Reserved bit 14: システムエラー伝達(SSE) 1= SERR# asserted by PCMC 0= SERR# not asserted by PCMC bit 13: マスタアボート受信ステータス(RMAS) 1= Master abort 0= No master abort bit 12: ターゲットアボート受信ステータス(RTAS) 1= Target abort 0= No target abort bit 11: Reserved bit 10,9: DEVSEL#タイミング(DEVT) * このビットはリードオンリである。常に10bである。 bit 8: データパリティ検出(DPD) 1= PCI Data Parity Error Detected 0= No PCI Data Parity Error Detected bit 7〜0: Reserved 解説 o PCIバスのエラー等のステータスを読み出す。 PCI 08h 名前 リビジョンID(RID) Undocumented 機能 [READ] bit 7〜0: リビジョンID(RID) * PCMCのリビジョンIDを返す。 解説 o 82434(PCMC)のリビジョンIDを返す。このレジスタはリードオンリである。 PCI 09h 名前 レジスタレベルプログラミングインタフェース(RLPI) Undocumented 機能 [READ] bit 7〜0: レジスタレベルプログラミングインタフェース(RLPI) * PCMCは00hを返す。 解説 o PCMCがレジスタレベルプログラミングインタフェースを持たない事を示す。 このレジスタはリードオンリである。 PCI 0Ah 名前 サブクラスコード(SCCD) Undocumented 機能 [READ] bit 7〜0: サブクラスコード(SCCD) * PCMCは00hを返す。 解説 o PCMCがホストCPUとPCIバスのブリッジデバイスであることを示す。 このレジスタはリードオンリである。 PCI 0Bh 名前 ベースクラスコード(BCCD) Undocumented 機能 [READ] bit 7〜0: ベースクラスコード(BCCD) * 初期値06h 解説 o PCMCがブリッジデバイスであることを示す。 このレジスタはリードオンリである。 PCI 0Dh 名前 マスタレイテンシタイマ(MLT) Undocumented 機能 [READ/WRITE] bit 7〜4: マスタレイテンシタイマカウント値 bit 3〜0: Reserved 解説 o PCMCのPCIバス占有時間を設定する。 PCI 0Fh 名前 BISTレジスタ(BIST) Undocumented 機能 [READ] bit 7: BISTサポート bit 6: BIST開始 bit 5,4: Reserved bit 3〜0: 完了コード 解説 o Supercord590ではBIST(Bulid In Self Test)はサポートされていないので、 常に00hが読み出される。 PCI 54h 名前 不明 Undocumented 機能 [READ/WRITE] bit 7,6: CPU内蔵キャッシュ 11b= 不明 10b= CPUキャッシュ禁止 01b= CPUキャッシュ許可 00b= 2NDキャッシュ有効 bit 5〜1: 不明 bit 0: 不明 解説 o キャッシュの制御を行う 関連 I/O 043Fh - A0h PCI 55h 名前 不明 Undocumented 機能 [READ/WRITE] bit 7: 不明 bit 6: CPUキャッシュ 1= 有効 0= 無効 bit 5,4: 不明 bit 3: キャッシュミスヒット 1= キャッシュミスヒット 0= キャッシュヒット * 1を書き込むことでクリアされる bit 2〜0: 不明 解説 o キャッシュの制御を行う 関連 I/O 043Fh - A0h